（本文作者为 半导体产业纵横，钛媒体经授权发布）
文 | 半导体产业纵横
随着 AI 芯片尺寸持续快速增大，一个棘手的形状悖论日渐凸显：高端算力芯片趋向大尺寸、方正形态，而作为载体的封装基板，却始终沿用传统圆形设计。这既是物理特性带来的固有局限，也是半导体产业亟待突破的固有范式。
圆形→ 方形的“ 几何账”
在此之前，要先了解，为什么晶圆是圆的，而芯片却是方的。
单晶直拉法工艺中的旋转提拉决定了硅锭的圆柱型，从而决定晶圆是圆形的。 直拉法的过程是先在坩埚中将高纯硅加热为熔融态，再将晶种 （籽晶） 置于一根精确定向的棒的末端，并使末端浸入熔融状态的硅，然后将棒缓慢向上提拉并旋转。 通过对提拉速率、旋转速率与温度的精确控制，就可以在棒的末端得到一根较大的圆柱状单晶硅棒，后续再对硅棒进行打磨、抛光、切割等工序后，就能得到一片可用的圆形的硅片。
而芯片在晶圆上以方形排列，切割时只需沿直线进行，效率高且浪费少。 如果芯片是圆形的，切割过程会更加复杂，耗时更长。方形芯片在封装过程中更容易与引线或焊盘对齐，尤其是采用 Flip chip 型封装时，方形设计更便于机器操作。
首先是材料浪费难题。传统 12 英寸圆形晶圆在切割方形芯片时，边缘会产生大量无法利用的浪费，面积利用率通常不足 85%。而采用矩形路径的面板级封装，面积利用率可轻松突破 95%。这种“ 去边角化” 的设计，使得单次制程可产出的芯片数量大幅增加，据行业估算，从晶圆级封装过渡到面板级封装，单位成本有望降低 20% 至 30% 以上。
其次是尺寸刚性限制。随着技术复杂性在亚 20nm 节点上的加速，半导体制造成本已经快速增加，晶圆尺寸从 300 毫米过渡到 450 毫米将是解决这一问题的方法之一，但对应的基板尺寸难以满足 AI 芯片持续扩大的封装需求。
更关键的是翘曲失控风险。大尺寸圆形基板在高温封装过程中，因应力分布不均易出现翘曲变形，导致信号传输中断，而方形基板通过规整的结构设计，可将翘曲度控制在更低的范围内，完全适配先进封装的精度要求。
“ 方” 寸之争，两条主流路线
当前扇出型封装存在两大技术分支，即扇出型晶圆级封装 （FOWLP） 以及扇出型面板级封装 （FOPLP）。其中 FOWLP 基于圆形的晶圆来进行封装，FOPLP 使用方形的面板作为基板。
根据 Yole 报告，FOWLP 技术面积使用率<85%，FOPLP 面积使用率>95%，可以放置更多的芯片数，成本也比 FOWLP 便宜；面板级封装的成本与晶圆级封装相比将会降低 66%。
方形基板的世界远不止 FOPLP。
台积电的 CoPoS 技术也是基于 CoWoS 2.5D 封装的“ 面板化” 所演进。其与 FOPLP 有着本质的不同。FOPLP 没有中介层，主要用于电源管理、传感器等成熟制程；而 CoPoS 的全称为
Chip-on-Panel-on-Substrate（芯片-面板-基板封装）。CoPoS 的技术核心在于，将芯片模组搭载到面板级基板上完成封装，通过更大尺寸的方形面板来提升面积利用率，同时支持更大规格的封装尺寸。这一点对于未来超大型 AI GPU、AI ASIC 以及 HPC 芯片至关重要—— 下一代 AI 芯片需要整合更多运算晶粒和更多组 HBM，传统封装的尺寸限制将逐渐无法满足需求，而 CoPoS 恰好能突破这一瓶颈。
在 AI、HPC、功率电子甚至航空航天领域，一场关于“ 形状、材料与性能” 的暗战早已白热化。
先看方形硅基板。它由高纯度单晶硅制成，最大的优势是热膨胀系数与芯片几乎完全一致，因此翘曲极小，还能在上面集成高密度的硅通孔。早在 2024 年三菱材料就曾宣布已经能生产 600mm×600mm 的方形硅基板，专为超大尺寸的 AI 芯片服务。它的缺点是成本高昂，大尺寸制备难度大。
再看玻璃基板。玻璃基板依托低热膨胀系数、高平整度、低介电损耗等优异材料特性，搭配 TGV 玻璃通孔互连技术，可充分发挥大尺寸面板制程优势，有效解决传统封装基板的翘曲、布线密度不足、高频信号损耗大等问题。这是目前业界最热门的材料，英特尔和台积电都在拼命押注。
陶瓷基板则是一条完全不同的技术路线。它通常由氧化铝、氮化铝或碳化硅制成，最大的亮点是超高导热—— 氮化铝的导热系数可以达到 170-230W/m·K 左右，同时耐高压、抗腐蚀，能在极端环境下长期可靠工作。它的短板是大尺寸易碎，成本也比有机基板高。
如果说 FOPLP 把“ 方形” 带入了封装的主流视野，但真正决定未来芯片性能、尺寸和成本的，是这些承载电路、传递信号、带走热量的基板材料。
方形基板，巨头抢注中
据悉，台积电正全力推进新一代面板级封装技术 CoWoS。目前的重点研发规格为 310×310 毫米，并正在评估在该尺寸上整合玻璃材料。德国设备商 SCHMID 首席销售官 Roland Rettenmaier 指出，目前整个行业正逐步走向标准化，主流面板尺寸包括 310×310 毫米、510×515 毫米以及 600×600 毫米等多种规格。台积电此次重点推进的 310×310 毫米规格，正是为了在封装面积、生产良率与设备兼容性之间寻找最佳平衡点。
早在台积电 InFO 问世后，日月光即投入扇出型面板级封装的研发，目标提供更低单位成本的先进封装方案。经过长期技术攻关，日月光已克服面板翘曲等关键难题，取得显著进展。日月光在早期以 300×300mm 规格试产 FOPLP，获得不错的良率表现；目前已将面板规格推进到 600×600mm，并认为若 600mm 级产品的良率符合预期，将有客户导入，届时 600×600mm 可望成为 FOPLP 主流规格。根据日月光营运长吴田玉于 2025 年 2 月的说明，该产线将于 2025 年底前完成试产，2026 年起送样予客户进行产品认证。此意味着日月光将在 2026 年正式承接客户订单，为市场提供商业化的面板级封装服务。
根据 TrendForce，AMD 已与日月光接洽讨论以 FOPLP 封装 PC 处理器，Qualcomm（高通） 则与日月光洽谈将电源管理 IC 采用 FOPLP。
群创光电也已掌握超大面板封装制程，是目前业界面板尺寸最大的 FOPLP 生产者。群创的 FOPLP 面板尺寸高达 700mm×700mm，远超其他业者常见的 300～600mm 规格。群创已展开第二期产能扩充，试量产产线月产能约达 1000 片超大面板，并已送样给多家海内外客户验证。市场消息指出，群创已获得欧系 IDM 大厂恩智浦和意法半导体的订单。应用方面，群创切入的产品包括消费性电子以及车用电子等成熟制程芯片。
力成科技也是最早投入 FOPLP 的 OSAT 厂商之一。截至 2025 年，力成已经完成面板级封装产能的布建，并率先进入量产阶段。业界指出，力成抢在台积电、日月光之前，与国际 IDM 大厂联手小量生产 FOPLP 新品，虽目前占营收比重有限，但随先进封装市场朝面板级发展，力成有望快速拓展新商机。
英伟达也在关注 FOPLP 技术，早在 2024 年就有市场消息称英伟达有兴趣在 Blackwell 架构芯片中引入 FOPLP 封装技术，应用于 GB200。但后续随着 GB200 的发布，未有相关更新。
除了封装技术外，玻璃基板技术的推进也成为关注重点。
2023 年 9 月，英特尔宣布推出业界首款用于下一代先进封装的玻璃基板，计划于 2026 年至 2030 年量产。英特尔已在玻璃基板技术上投入了大约十年时间，是最早开发出玻璃基板解决方案的公司。
早在 CES 2024 上，三星电机就已提出，将建立一条玻璃基板原型生产线，目标是 2025 年生产原型，2026 年实现量产。业内人士表示，三星电机已选定了玻璃基板中试线的设备供应商，包括韩国企业 Philoptics、重友和来自海外的 Chemtronics、LPKF 乐普科等。
韩国 SK 集团旗下的 Absolics 投资了 6 亿美元，计划在乔治亚州科文顿建一座月产能达 4000 块的玻璃基板工厂。SK 海力士通过这家美国子公司涉足该领域; 中国的京东方已将玻璃基板确立为核心战略，计划 2027 年实现高深宽比产品量产......
方形基板，还要跨过几道难关？
方形基板虽在空间利用率、材料损耗控制等方面展现出理论优势，但短期内绝无可能替代圆形基板的主流地位。
圆形基板历经数十年产业化发展，已形成从单晶生长、切割抛光到光刻、薄膜沉积的全链条成熟配套体系，设备、工艺、检测标准均围绕圆形几何形态深度优化，这种庞大的工业惯性和生态粘性极难被打破。方形基板若想撼动其地位，必须直面若干尚未攻克的核心难题。
首先，方形基板的边缘应力分布远较圆形复杂，在高温工艺中极易产生翘曲与裂纹，直接影响良率。
其次，现有主流制造设备—— 如旋转涂胶台、圆形等离子刻蚀腔体—— 均基于轴对称设计，改为方形需对核心腔室乃至整线布局进行颠覆性改造，投资规模巨大且风险未知。
最后，方形基板的搬运、定位与掩膜版对准精度控制，在量产级别上尚缺乏成熟稳定的工程方案，碎片率与均匀性问题突出。
综合来看，尽管少数头部企业与研究机构已在化合物半导体或先进封装领域展开试点，但要真正解决从材料生长到设备兼容再到良率爬坡的全链条难题，或许至少还需要 5 年以上的时间。
更多精彩内容，关注钛媒体微信号 （ID：taimeiti），或者下载钛媒体 App